АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Восьмиразрядная комбинированная схема АЛУ делает арифметические и логические операции над 8-разрядными числами в процессе межрегистровых пересылок. К одному из входов схемы АЛУ всегда подключен аккумулятор, к другому через регистр T может быть подключен хоть какой из общих регистров.

Арифметическо-логическое устройство имеет свой регистр временного хранения T. Он дает возможность АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО избежать появления “гонок”, когда какой-нибудь из общих регистров употребляется в одной операции и в качестве регистра-операнда, и в качестве регистра-результата.

Арифметическо-логическое устройство конкретно связано с регистром признаков, в соответственных разрядах которого фиксируются особенности выполнения каждой операции: нулевой итог в аккуме - Z, перенос из старшего разряда - CY АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО, символ результата - S, паритет - P и вспомогательный перенос из младшего полубайта - AC. Наличие в МП регистра признаков упрощает воплощение программных переходов зависимо от состояния 1-го либо более триггеров признаков. АЛУ позволяет в процессе межрегистровых “пересылок с перекосом” делать операции сдвига на один разряд на право либо на лево АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО. Неоднократный сдвиг реализуется последовательностью одноразрядных сдвигов, т.е. поочередно расположенными в программке командами сдвига.

В состав АЛУ заходит комбинированная схема десятичного корректора ДК, предназначение которого заключается в том, чтоб под воздействием специальной команды интерпретировать итог выполнения двоичной операции как итог операции десятичной математики. Для этого к старшей тетраде АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО в схеме ДК прибавляется число 6, не считая тех случаев, когда или не появлялся перенос ни из одной тетрады и содержимое старшей и младшей тетрад находится в границах 0-9 (либо 0-8 и A-F) соответственно, или не было переноса из старшей тетрады, содержащей число 0-9 и был перенос из младшей. К младшей тетраде сразу также прибавляется АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО число 6, не считая варианта отсутствия переноса из младшей тетрады, содержащей число 0-9. Межтетрадные связи при всем этом не разрываются.

АЛУ реализует простые арифметические и логические операции (сложение, вычитание, сдвиги, сопоставление, логическое умножение и т.п.). Все более сложные операции (умножение, деление, вычитание простых функций и др.) производятся по АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО подпрограммам.

ШИНЫ Процессора

Адресная шина.

Совокупа 16 выходов А15 - А0 составляет адресную шину (рис.2.1). Синхронизация работы процессора осуществляется подачей 2-ух синхронизирующих последовательностей j1 и j2 от наружного генератора тактовых импульсов. Время выполнения одной команды занимает от 1-го до 3-х машинных циклов, любой из которых состоит из нескольких машинных тактов (от 3-х АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО до 5). Продолжительность машинного такта равна периоду следования синхронизирующих импульсов j1 и j2. Все входные и выходные сигналы процессора совместимы по уровням с ТТЛ-интегральными микросхемами. Для уменьшения мощности, рассеиваемой кристаллом процессора, его выходные токи ограничены так, что к одному выходному контакту можно подключить менее 1-го входа ТТЛ-интегральной микросхемы. Потому для АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО роста нагрузочной возможности адресной шины процессора используют особые буферные регистры либо формирователи.

Шина данных.

Она содержит восемь разрядов D7 - DO и в отличие от адресной шины является двунаправленной. В за­висимости от типа выполняемых операций информация может считываться с шины данных в микропроцессор либо поступать из про­цессора АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО для подачи на входы запоминающих устройств и устройств ввода - вывода. Кроме этого, на шине данных в момент при­хода импульса фазы j1 в такте Т2 (рис.2.1) находится информация о текущем состоянии микропроцессора и о тех действиях, которые он будет делать в следующие машинные такты. Зафиксировав эту информацию в регистре АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО и расшифровав ее при помощи логи­ческих схем, можно выработать сигналы записи/чтения в память и устройства ввода - вывода. Эти функции, также буферизация шины данных возложены на системный контроллер КР580ВК28 /6, стр. 32/.

Шина управления.

Все другие выводы процессора могут быть отнесены к шине управления. Разглядим их назначе­ние. При всем этом АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО будем воспользоваться международными обозначе­ниями сигналов (черта над заглавием сигнала значит, что он является активным при низком логическом уровне) (рис. 2.1):

RESET - сигнал сброса микропроцессора в начальное состояние (по этому сигналу адресный счетчик устанавливается в ноль; после сигнала RESET процессор первой делает команду чтения ячейки памяти по АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО нулевому адресу);

HOLD - сигнал запроса шины (поступление этого сигнала свидетельствует о запросе наружного устройства на доступ к шинам адреса, данных и управления);

HLDA - доказательство захвата (наличие этого сигнала на выходе микропроцессора свидетельствует о переводе его адресной шины и шины данных в третье состояние; работа микропроцессора приостанавливается) ;

INT - сигнал запроса на прерывание АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО (наличие входного сигнала свидетельствует о запросе обслуживания устройства, выдавшего сигнал; если микропроцессор находится в состоянии HOLD либо триггер разрешения прерывания сброшен командой DI, то запрос на прерывание игнорируется);

INTE - сигнал разрешения прерывания (наличие выходного напряжения высочайшего логического уровня свидетельствует о раз­решении прерывания; когда прерывание принято, триггер раз­решения АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО прерывания автоматом сбрасывается, запрещая даль­нейшие прерывания; он также сбрасывается по сигналу RESET)-,

DBIN - сигнал ввода с шины данных (наличие этого сигнала свидетельствует о приеме процессором б инфы с шины данных);

WR - сигнал записи (свидетельствует о выдаче микропро­цессором б данных на шину данных);

SYNC - сигнал синхронизации (показывает АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО на начало каж­дого машинного цикла);

READY - сигнал готовности (докладывает процессору, что нужные данные из памяти либо устройств ввода - вывода находятся на шине данных; употребляется для син­хронизации процессора с более неспешными устройствами; если при посылке адреса микропроцессор не получает на входе сиг­нал READY, то он переводится в режим ожидания АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО на все вре­мя, пока READY = О);

WAIT - сигнал ожидания (подтверждает, что микропроцессор на­ходится в состоянии ожидания).

СТЕК

В МП К580 организуется стековая память, реализующая безадрес­ное задание операндов. В общем случае стек представляет собой груп­пу поочередно, пронумерованных регистров либо ячеек памяти, снабженных указателем стека, в каком АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО автоматом при записи и считывания устанавливается номер (адресок) последней занятой ячейки стека (верхушки стека).

В микропроцессорном устройстве на МПК КР580 стек организуется последующим образом. В оперативки (ОЗУ) команды размеща­ются в ячейках с младшими, поочередно нарастающими адресами. Стек употребляет ячейки со старшими адресами и по мере наполнения стека занимаются ячейки АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО с адресами, поочередно убывающими. Таким макаром, адреса этих 2-ух частей памяти меняются навстре­чу друг дружке (рис. 2.3).

SP N-2 N-1 N
Рис.2.3
Ячейки стека
Ячейки команд
. . .
. .
Стек

Особенность организации стека состоит в последующем. Указатель стека SP содержит так именуемый адресок входа в стек; при чтении из стека АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО делается подборка содержимого ячейки по адресу входа в стек (по адресу, лежащему в SP); при записи в стек вводимое в стек число помещается в ячейку с адресом, на единицу наименьшим содержимого SP; сразу с записью и чтением меняется содержимое SP: при записи миниатюризируется, а при чтении возрастает на единицу. Обмен со стеком АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО делается двухбайтовыми словами, занимаю­щими две ячейки памяти. Пусть указатель стека хранит адресок А (рис. 2.4).

А-2 А-1 А
А-1 А
Запись данных в стек

Запись старшего б слова
Рис. 2.4


При вводе нового слова его байты должны быть помещены в пару сосед­них со входом в стек ячеек, имеющих адреса А АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО-1 и А-2. Таким обра­зом, ввод в стек сводится к последующей последовательности действий: содержимое SР миниатюризируется на единицу и по образующемуся в SР адресу помещается старший б вводимого двухбайтового слова. потом содержимое SP вновь миниатюризируется на единицу и по образующему­ся в нем адресу помещается младший б АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО вводимого слова. Мы лицезреем, что SР всякий раз показывает адресок последней ячейки, занятой под стек - так именуемый вход в стек.

Вывод данных из стека делается также двухбайтовыми слова­ми. При всем этом всякий раз доступна для чтения только ячейка, адресок ко­торой содержится в SР. Если указатель стека АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО хранит адресок А, то бай­ты выводимого из стека слова выбираются из ячеек памяти, имеющих адреса А и А+1. Таким макаром, выбор слова из стека сводится к таковой последовательности действий: чтение младшего б выводи­мого слова из ячейки, адресом которой служит содержимое SP, и повышение содержимого SP на единицу; потом чтение АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО старшего б выводимого слова по лежащему в SP адресу и повышение содержимого SP на единицу.

О таком принципе функционирования, когда читается последняя помещенная в память информация, молвят как о принципе «послед­ним вошел - первым вышел». Как лицезреем, при записи и чтении .про­изводится воззвание в ячейку, адресок АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО которой связан с содержимым SP. Это упрощает адресацию памяти, но исключает возможность воззвания в произвольную ячейку памяти. Потому при операциях со стеком может быть без­адресное задание операнда - команда не содержит адреса ячейки стека, но содержит адресок (либо он предполагается) ячейки памяти либо регистра, откуда слово передается в стек АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО либо куда загружается на стека.

Таким макаром, в рассматриваемом МП употребляется «перевернутый» стек, т. е. при передаче в стек слова значение SP (адресок верхушки стека) уменьша­ется, а при извлечении слова из стека - возрастает.

Конкретно в МП К580 из оборудования стековой памяти содержится только регистр-указатель стека и надлежащие АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО цепи управления. Сам стек реализуется в виде группы поочередных ячеек оперативки.

БУФЕРНЫЕ СХЕМЫ

Двунаправленный буфер шины данных (ШД) предназначен для логичес­кого и электронного разделения внутрипроцессорной шины данных и наружной, системной шины. Буфер состоит из регистра-защелки и выходной схемы стремя состояниями, т. е. схемы, обеспечивающей на выходе состояния О, 1 и полное АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО электронное отключение от нагрузки (высокоимпедансное состояние). Отметим, что наличие в МП буферных схем, отключающихся от общей системной шины, обеспечивает реали­зацию магистрального принципа межмодульных связей в МП-системе.

В режиме ввода инфы внутренняя шина данных подсоеди­няется к регистру-защелке буфера, загрузку которого из наружной шины производит буферная схема АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО под управлением команды.

В режиме вывода инфы буферная схема передает в шину данных содержимое буферного регистра-защелки, на вход которого по внутренней шине с 1-го из регистров (в большинстве случаев из аккума) загружен код, подлежащий выдаче.

Во время выполнения операций в МП, не связанных с процедура­ми обмена с АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО наружными по отношению к МП устройствами системы, буферная схема отключается от шины ШД, т. е. перебегает в высокоимпедансное состояние «не нуль, не один», которое принято именовать «плавающим» состоянием.

Буферная схема шины адреса БА - однонаправленная, обеспечивает передачу адресов команд и данных, также номеров устройств перифирии от МП в систему. Выход АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО буфера адреса, точь-в-точь как и буфера данных, может перебегать в отключенное состояние. Подоб­ный режим нужно иметь в МП-системе, в какой к памяти могут обращаться по системной шине адреса не только лишь МП, да и некие из устройств перифирии (к примеру, пульт оператора, контроллер прямого доступа к АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО памяти и др.).

До того как перейти к рассмотрению метода реализации програм­много управления в МП, целенаправлено ознакомиться с системой ко­манд процессора.


arsenij-suhanov-preniya-s-grekami-o-vere.html
art-211-versiya-aromata-dsquared-he-wood-drevesnij-fuzhernij.html
art-ekskursii-ekskursii-po-samare.html